Huawei présente la loi d'échelle Tau (τ), qui ouvre la voie à des avancées majeures en matière de densité de transistors et de performances des systèmes

Shanghai, Chine, 25 mai 2026 - À l’occasion du Symposium international IEEE 2026 sur les circuits et les systèmes (ISCAS), He Tingbo de Huawei a prononcé un discours intitulé « New Semiconductor Path in Practice » (Une nouvelle voie pour les semi-conducteurs dans la pratique).

Dans ce discours, elle a présenté la loi d'échelle Tau (τ), un nouveau principe destiné à guider le développement futur de l'industrie des semi-conducteurs. Cette loi propose de remplacer la miniaturisation géométrique par la miniaturisation temporelle (τ) en tant que nouveau principe directeur pour l’évolution tant des semi-conducteurs que des systèmes électroniques. Sur la base de ce principe, des technologies innovantes telles que LogicFolding peuvent être utilisées pour réduire en continu le délai de propagation des signaux et améliorer progressivement la densité des transistors, ce qui stimulera l’évolution continue des semi-conducteurs et des systèmes électroniques.

Ces dernières années, la loi de Moore – qui a guidé l’industrie des semi-conducteurs pendant plus de cinq décennies – s’est heurtée à de sévères limites physiques et à une baisse des retours économiques. L’industrie mondiale est de plus en plus contrainte par le ralentissement de la miniaturisation géométrique des transistors et l’érosion des avantages liés au coût par transistor. L’industrie doit désormais relever le défi urgent et commun consistant à surmonter les contraintes physiques des procédés traditionnels et à trouver une nouvelle voie d’évolution durable capable de répondre à la demande croissante en matière de calcul. C'est là qu'intervient la loi de mise à l'échelle τ.

Sur la base de cette loi, Huawei a développé des technologies innovantes telles que LogicFolding et mis en place un mécanisme de co-optimisation à plusieurs niveaux qui couvre les dispositifs à semi-conducteurs, les circuits, les puces et les systèmes. Ce mécanisme vise à réduire systématiquement la constante de temps τ afin d'améliorer les performances, l'efficacité énergétique et la densité de transistors à chaque niveau, de la manière suivante :

• Au niveau des dispositifs : optimisation de la résistance et de la capacité parasite des transistors et des interconnexions afin de minimiser la constante de temps τ au niveau des dispositifs, à la couche physique sous-jacente ;
• Au niveau des circuits : adoption de l’architecture LogicFolding pour briser les limites physiques des schémas de circuits traditionnels, raccourcissant ainsi considérablement le câblage du chemin critique, réduisant efficacement la charge résistive et capacitive de la propagation du signal, et augmentant au final la densité des transistors et les performances des circuits ;
• Au niveau de la puce : mise en œuvre d’une conception coordonnée de bout en bout du logiciel, de l’architecture et du silicium afin d’obtenir un contrôle fin et piloté par la charge de travail sur les flux d’instructions et de données, améliorant ainsi le parallélisme et l’efficacité au niveau du système, et réduisant considérablement le temps d’exécution de bout en bout ;
• Au niveau du système : redéfinition des protocoles d’interconnexion pour les systèmes informatiques avec UnifiedBus afin d’obtenir un adressage mémoire unifié et une sémantique mémoire native pour les SuperPoDs, réduisant ainsi considérablement la latence des communications système.

Dans son discours d’ouverture, He Tingbo a détaillé l’application par Huawei de la loi d’échelle τ aux smartphones et au calcul IA. Au cours des six dernières années, Huawei a conçu et produit en série 381 puces basées sur la loi d’échelle τ, au service d’un large éventail d’industries, de secteurs et de marchés. Les puces Kirin dont le lancement est prévu à l’automne 2026 seront les premières à adopter l’architecture LogicFolding, ce qui améliorera considérablement leurs performances. D’ici 2031, les puces haut de gamme conçues par Huawei sur la base de la loi d’échelle τ devraient présenter une densité de transistors équivalente à celle des procédés de 14 Å (1,4 nm).

He Tingbo a déclaré, concernant l’avenir : « Nous pensons que l’ouverture et la collaboration sont essentielles pour stimuler les progrès continus dans l’industrie des semi-conducteurs. Aucune entreprise ne peut à elle seule trouver toutes les réponses sur la voie de l’évolution des semi-conducteurs. Avec la loi d’échelle τ, nous sommes impatients de travailler en étroite collaboration avec des scientifiques, des ingénieurs et des partenaires industriels du monde entier afin de favoriser le développement durable des industries des semi-conducteurs et de l’électronique. »